

中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE
MINISTRY OF ECONOMIC AFFAIRS
REPUBLIC OF CHINA

茲證明所附文件，係本局存檔中原申請案的副本，正確無訛，
其申請資料如下：

This is to certify that annexed is a true copy from the records of this
office of the application as originally filed which is identified hereunder：

申 請 日：西元 2003 年 06 月 13 日
Application Date

申 請 案 號：092116063
Application No.

申 請 人：財團法人工業技術研究院
Applicant(s)

局 長
Director General

蔡 練 生

發文日期：西元 2003 年 7 月 29 日
Issue Date

發文字號：09220767110
Serial No.

申請日期：	IPC分類
申請案號：	

(以上各欄由本局填註)

發明專利說明書

一、 發明名稱	中 文	具有快速直流偏移消除 (DC Offset Cancellation) 線路的增益放大器
	英 文	Gain amplifier with DC offset cancellation circuit
二、 發明人 (共1人)	姓 名 (中文)	1. 王照勳
	姓 名 (英文)	1. Chao-Shiun Wang
	國 籍 (中英文)	1. 中華民國 TW
	住居所 (中 文)	1. 桃園市鎮四街21-1號2樓
	住居所 (英 文)	1. 2F., No. 21-1, Jhensih St., Taoyuan City, Taoyuan County, 330, Taiwan (R.O.C.)
三、 申請人 (共1人)	名稱或 姓 名 (中文)	1. 財團法人工業技術研究院
	名稱或 姓 名 (英文)	1. Industrial Technology Research Institute
	國 籍 (中英文)	1. 中華民國 TW
	住居所 (營業所) (中 文)	1. 新竹縣竹東鎮中興路四段195號 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英 文)	1. NO.195, Sec. 4, Chung Hsing Rd., Chutung Hsinchu, Taiwan 310, R.O.C.
	代表人 (中文)	1. 翁政義
	代表人 (英文)	1. CHENG-I WENG



四、中文發明摘要 (發明名稱：具有快速直流偏移消除 (DC Offset Cancellation) 線路的增益放大器)

本發明係關於一種具有快速直流偏移消除 (DC Offset Cancellation) 線路的增益放大器，其主要係藉由使用多組回授因子 (Feedback Factor) 的方式來增加收斂時間，以實現快速直流偏移消除 (DC Offset Cancellation) 的目的。


伍、(一)、本案代表圖為：第_____圖

(二)、本案代表圖之元件代表符號簡單說明：

- 1 增益放大器；
- 10 輸入訊號源；
- 2 緩衝器；
- 3 主動式類比低通濾波器；
- 30 可變電阻；
- 31 放大器；
- 32 電容對；

六、英文發明摘要 (發明名稱：Gain amplifier with DC offset cancellation circuit)

The present invention discloses a gain amplifier with DC offset cancellation circuit. The multiple feedback factors are employed in the DC offset cancellation circuit for canceling DC offset by increasing convergence time.



四、中文發明摘要 (發明名稱：具有快速直流偏移消去 (DC Offset Cancellation) 線路的增益放大器)

33 比較器。

六、英文發明摘要 (發明名稱：Gain amplifier with DC offset cancellation circuit)



一、本案已向

國家(地區)申請專利

申請日期

案號

主張專利法第二十四條第一項優先權

無

二、☐主張專利法第二十五條之一第一項優先權：

申請案號：

無

日期：

三、主張本案係符合專利法第二十條第一項☐第一款但書或☐第二款但書規定之期間

日期：

四、☐有關微生物已寄存於國外：

寄存國家：

無

寄存機構：

寄存日期：

寄存號碼：

☐有關微生物已寄存於國內(本局所指定之寄存機構)：

寄存機構：

無

寄存日期：

寄存號碼：

☐熟習該項技術者易於獲得，不須寄存。



五、發明說明 (1)

【技術領域】



本發明係關於一種具有快速直流偏移消去 (DC Offset Cancellation) 線路的增益放大器，尤其係關於一種應用於數位通訊系統之快速直流偏移消去 (DC Offset Cancellation) 線路的增益放大器。

【先前技術】

在數位通訊系統中，可程式增益放大器是一個不可或缺的元件，其功用在於提高增益以將射頻前端電路所接收到的訊號放大到適當的大小，來降低基頻類比數位轉換器 (Analog-Digital Converter) 動態操作區域 (Dynamic Range) 的要求，因此若電路輸入有直流偏移的現象，經過高增益的放大器後，會使得直流偏移量加大進而造成基頻類比數位轉換器進入飽和區。今日的中低頻 (Low IF) 或是零中頻 (Zero IF) 接收機架構中，因為混波器的輸入端與本地震盪器 (Local Oscillator) 的輸入端之間耦合，而產生自我混波的效應，造成無法避免的直流偏移，因此需要一個直流偏移消去電路來解決這個問題。此外，直流偏移效應也廣泛的出現於今日的積體電路之中，許多高增益的放大器電路設計中，往往會因為製程或是元件的不匹配而造成。在此提出的架構可以廣泛的解決此類的直流偏壓效應，並提供一快速收斂穩定狀態的方法。

【發明內容】

本發明之主要目的在於提供一具有快速直流偏移消去 (DC Offset Cancellation) 線路的增益放大器，其主要



五、發明說明 (2)

係藉由使用多組回授因子 (Feedback Factor) 的方式來縮短收斂時間，以實現快速直流偏移消去 (DC Offset Cancellation) 的目的。

本發明係關於一種具有快速直流偏移消去 (DC Offset Cancellation) 線路的增益放大器，其包含一增益放大器，其輸入端係連接至輸入訊號源；一緩衝器，其輸入端係連接至該增益放大器的輸出端；一主動式類比低通濾波器，係連接至該緩衝器的輸出端，係用以將高頻的類比訊號濾除；並輸出至增益放大器的輸入端以與輸入訊號相減，俾可達到直流偏壓消除的目的。

【實施內容】

請參考第一圖。第一圖為本發明之較佳實施例之具有快速直流偏移消去 (DC Offset Cancellation) 線路的增益放大器之電路示意圖，係包括一增益放大器1，其輸入端係連接至輸入訊號源10，俾用以將輸入訊號放大；一緩衝器2，其輸入端係連接至該增益放大器1的輸出端；一主動式類比低通濾波器3，係連接至該緩衝器2的輸出端，係用以將高頻的類比訊號濾除；並輸出負回授至輸入訊號源10的輸出端以與輸入訊號相減，俾可達到直流偏壓消除的目的；此主動式類比低通濾波器3在本較佳實施例係包括一可變電阻30；一放大器31，其連接至可變電阻30的輸出端，輸出端並輸出以負回授方式連接至輸入訊號源10上。一電容對32，其係連接至放大器31上。另具有一比較器33，此比較器33係與放大器31的輸出端及一參考電壓Vref



五、發明說明 (3)



相連，俾用以比較後輸出至可變電阻30上。

其運作的原理為一開始使用較低的電阻值，使整個迴路快速收斂到接近於穩定的狀態，接著再切換到較高的電阻值，此時的直流偏壓已經小到不會將直流附近的訊號濾除過多，而影響到接收訊號的位元錯誤率

(Bit-error-rate, BER)。

第二圖係為第一圖中其可變電阻的實施電路圖，在本實施例中其可變電阻30係包括四個金氧半場效電晶體40、41、42、43(MOSFET)；其中兩金氧半場效電晶體40、43的閘極400、430連接至比較器(圖中未示)的一輸出端VC1上，用一接收一固定的參考電壓(V_{ref})，另兩金氧半場效電晶體41、42的閘極410、420則連接至比較器(圖中未示)的另一輸出端VC2上。其中兩金氧半場效電晶體40、42的源極401、421分別連接至緩衝器的一正輸出端20上；另外兩金氧半場效電晶體41、43的源極411、431則分別連接至緩衝器的負輸出端21處。其中兩金氧半場效電晶體40、41的汲極402、412係連接至放大器31的負輸入端310處；另兩金氧半場效電晶體42、43的汲極422、432則連接至放大器31的正輸入端311處。

以下的模擬結果為依此原理應用於低中頻無線通訊系統中可程式化增益放大器的設計，整個可程式化增益放大器提供了約48dB的增益，第三圖為此設計的頻率響應圖，其為回授低通濾波器較高電阻值時，不同的增益模擬結果。第四圖為48dB增益時不同溫度的模擬結果。第五圖為





五、發明說明 (4)

回授低通濾波器較低電阻值時，48dB增益時不同溫度的模擬結果。第六圖為直流偏移輸入的測試模擬，當輸入 $\pm 400\text{mV}$ 的直流偏壓時，此設計的輸出能很快速的反應將其收斂到 $\pm 50\text{mV}$ ，並切換到較高阻抗電阻值使其繼續收斂到穩定狀態。

藉由上述構造，本發明可藉由積體電路實現的低通濾波器構造，可縮小電路體積；而採用可調整電阻器來控制不同的回授因子，亦可達到多迴路頻寬的特點來加速整個迴路的收斂，俾使整個迴路快速的收斂至穩定狀態。

綜上所述，充份顯示出本發明具有快速直流偏移消去 (DC Offset Cancellation) 線路的增益放大器在目的及功效上均深富實施之進步性，極具產業之利用價值，且為目前市面上前所未見之新發明，完全符合發明專利之要件，爰依法提出申請。

唯以上所述者，僅為本發明之較佳實施例而已，當不能以之限定本發明所實施之範圍。即大凡依本發明申請專利範圍所作之均等變化與修飾，皆應仍屬於本發明專利涵蓋之範圍內，謹請 貴審查委員明鑑，並祈惠准，是所至禱。



圖式簡單說明

【圖式簡單說明】

第一圖為本發明較佳實施例之具有具有快速直流偏移消去 (DC Offset Cancellation) 線路的增益放大器之電路示意圖；及

第二圖為第一圖中其可變電阻的實施電路圖；

第三圖係為本發明之的頻率響應示意圖；

第四圖為48dB增益時不同溫度的模擬結果示意圖；

第五圖為回授低通濾波器較低電阻值時，48dB增益時不同溫度的模擬結果示意圖；

第六圖為直流偏移輸入的測試模擬示意圖。

【符號說明】

1 增益放大器；

10 輸入訊號源；

2 緩衝器；

3 主動式類比低通濾波器；

30 可變電阻；

31 放大器；

32 電容對；

33 比較器；

40、41、42、43 金氧半場效電晶體；

400、410、420、430 閘極；


401、411、421、431 源極；及

402、412、422、432 汲極。



六、申請專利範圍

1. 一種具有快速直流偏移消去 (DC Offset Cancellation) 線路的增益放大器，包含：
 - 一增益放大器，其輸入端係連接至輸入訊號源；
 - 一緩衝器，其輸入端係連接至該增益放大器的輸出端；及
 - 一主動式類比低通濾波器，係連接至該緩衝器的輸出端，係用以將高頻的類比訊號濾除；並輸出至增益放大器的輸入端以與輸入訊號相減，俾可達到直流偏壓消除的目的。
2. 如申請專利範圍第1項之具有快速直流偏移消去 (DC Offset Cancellation) 線路的增益放大器，其中該主動式類比低通濾波器係包括一可變電阻；一放大器連接至可變電阻的輸出端其輸出端並輸出負回授至輸入訊號源上；一電容對連接至放大器上；及一比較器，此比較器的其中一輸入端係與放大器的輸出端相連；另一輸入端則連接至一參考電壓用以比較後輸出至可變電阻上。
3. 如申請專利範圍第1項之具有快速直流偏移消去 (DC Offset Cancellation) 線路的增益放大器，其中該可變電阻係包括數個金氧半場效電晶體(MOSFET)。
4. 如申請專利範圍第3項之具有快速直流偏移消去 (DC Offset Cancellation) 線路的增益放大器，其中該等金氧半場效電晶體的閘極係連接至該比較器的輸出端上；該等金氧半場效電晶體的源極分別連接至緩衝器




六、申請專利範圍


的兩輸出端上；汲極則輸出連接至放大器的輸出端處，俾以控制輸出的電壓。



第 1/11 頁



第 2/11 頁




第 3/11 頁




第 4/11 頁




第 5/11 頁




第 5/11 頁




第 6/11 頁




第 6/11 頁




第 7/11 頁




第 7/11 頁




第 8/11 頁




第 8/11 頁




第 9/11 頁



第 10/11 頁




第 10/11 頁




第 11/11 頁







第一圖




第二圖




第三圖



第四圖



第五圖



第六圖